1.verilog语法全部改好,当然内容基本为空
2.更正了预处理过程中的一个错误

hdl4se-0.0.5-20210529.1744 1.verilog语法全部改好,当然内容基本为空 2.更正了预处理过程中的一个错误

项目简介

verilog compile and simulate

发行版本 10

hdl4se-0.4.0-20210903.1639

全部发行版

贡献者 1

饶先宏 @m0_56903617

开发语言

  • Charity 92.3 %
  • C 5.4 %
  • Makefile 1.3 %
  • Yacc 0.5 %
  • CMake 0.3 %