1. 28 12月, 2021 2 次提交
  2. 23 12月, 2021 4 次提交
  3. 22 12月, 2021 12 次提交
  4. 20 12月, 2021 2 次提交
  5. 17 12月, 2021 1 次提交
  6. 15 12月, 2021 1 次提交
  7. 03 12月, 2021 1 次提交
  8. 30 11月, 2021 1 次提交
  9. 25 11月, 2021 2 次提交
  10. 11 11月, 2021 1 次提交
  11. 10 11月, 2021 1 次提交
    • Z
      fixed 3e569bac from https://gitee.com/zhushengle/kernel_liteos_m/pulls/385 · f23481e0
      zhushengle 提交于
      fix: 修复cortex-m系列系统提供的timer在低频下时间不准的问题
      
      触发场景:
          cpu主频比较高,timer频率较低时,当SysTick->VAL == 0时,
      触发tick中断,在中断中系统将当前周期累加到基准时间里,在中
      断结束更新tick响应时间时,会更新系统基准时间(为了让时间更
      加准确)此时由于SysTick->VAL任然等于0,接口HalGetTickCycle
      返回的仍然是当前周期,导致该周期被累加了两次。
      
      解决方案:
          接口HalGetTickCycle在SysTick->VAL == 0时返回0.
      因为SysTick->VAL == 0时,必然会触发tick中断,周期
      的累加是由中断处理的,此时只需要返回0即可。
      
      Close #I4HBGR
      Signed-off-by: Nzhushengle <zhushengle@huawei.com>
      Change-Id: Iba6e8799b0ae851fc94aa23867b2360a4245994d
      f23481e0
  12. 30 10月, 2021 3 次提交
  13. 29 10月, 2021 2 次提交
  14. 27 10月, 2021 1 次提交
  15. 20 10月, 2021 2 次提交
  16. 15 10月, 2021 2 次提交
  17. 29 9月, 2021 2 次提交