Skip to content
体验新版
项目
组织
正在加载...
登录
切换导航
打开侧边栏
OpenXiangShan
XiangShan
提交
9e38a5d4
X
XiangShan
项目概览
OpenXiangShan
/
XiangShan
8 个月 前同步成功
通知
1183
Star
3914
Fork
526
代码
文件
提交
分支
Tags
贡献者
分支图
Diff
Issue
0
列表
看板
标记
里程碑
合并请求
0
DevOps
流水线
流水线任务
计划
Wiki
0
Wiki
分析
仓库
DevOps
项目成员
Pages
X
XiangShan
项目概览
项目概览
详情
发布
仓库
仓库
文件
提交
分支
标签
贡献者
分支图
比较
Issue
0
Issue
0
列表
看板
标记
里程碑
合并请求
0
合并请求
0
Pages
DevOps
DevOps
流水线
流水线任务
计划
分析
分析
仓库分析
DevOps
Wiki
0
Wiki
成员
成员
收起侧边栏
关闭侧边栏
动态
分支图
创建新Issue
流水线任务
提交
Issue看板
前往新版Gitcode,体验更适合开发者的 AI 搜索 >>
提交
9e38a5d4
编写于
8月 20, 2020
作者:
L
linjiawei
浏览文件
操作
浏览文件
下载
电子邮件补丁
差异文件
update README.md
上级
28913228
变更
2
隐藏空白更改
内联
并排
Showing
2 changed file
with
7 addition
and
1 deletion
+7
-1
Makefile
Makefile
+6
-1
README.md
README.md
+1
-0
未找到文件。
Makefile
浏览文件 @
9e38a5d4
...
...
@@ -134,4 +134,9 @@ cache:
clean
:
rm
-rf
$(BUILD_DIR)
.PHONY
:
verilog emu clean help $(REF_SO)
init
:
git submodule update
--init
# do not use a recursive init to pull some not used submodules
cd
./rocket-chip/
&&
git submodule update
--init
api-config-chipsalliance hardfloat
.PHONY
:
verilog emu clean help init $(REF_SO)
README.md
浏览文件 @
9e38a5d4
...
...
@@ -6,6 +6,7 @@ Currently it only supports riscv32.
## Compile chisel code
*
Install
`mill`
. Refer to
[
the Manual section in this guide
][
mill
]
.
*
Run
`make init`
to init git submodules
*
Run
`make`
to generate verilog code. The output file is
`build/TopMain.v`
.
[
mill
]:
http://lihaoyi.com/mill#manual
...
...
编辑
预览
Markdown
is supported
0%
请重试
或
添加新附件
.
添加附件
取消
You are about to add
0
people
to the discussion. Proceed with caution.
先完成此消息的编辑!
取消
想要评论请
注册
或
登录